PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 26,10,1990

(51)Int.Cl.

GD6F 1/04

(21)Application number: 01-084190

(71)Applicant : SEIKO INSTR INC

(22) Date of filing:

03.04.1989

(72)Inventor: MIYAHARA SHINICHIRO

FUKUSHIMA TOSHITAKA WATANABE HIROYUKI


SHIBATA KOICHI

(54) CLOCK CONTROL CIRCUIT

(57)Abstract:

PURPOSE: To attain the DMA transfer, etc., without adding a clock to a CPU and to reduce the power consumption by stopping the system clock via the CPU while holding the internal state of a computer equipment after the CPU releases a bus, thereby enabling another peripheral device to serve as a bus master.

CONSTITUTION: After the CPU 12 releases the bus, the CPU is controlled to be set in a STOP mode where the system clock is stopped while holding the internal state of a computer equipment. Thus the bus is released when the CPU 12 is set in the STOP mode. Consequently, a bus master, e.g., a DMA 13, etc., except the CPU 12 of the computer equipment can perform the DMA even in the STOP mode of the CPU 12. Then the transfer of data is attained even in the stop state of the system clock. Thus it is possible to reduce the power consumption of a portable equipment which is driven by a battery.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAAOaau2DA40226322... 2007/02/05

2/2 ~---

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAAOaau2DA40226322... 2007/02/05

⑩日本国特許庁(JP)

即公路出租谷印

母 公開 特 許 公報 (A) 平2-263220

@Int. CL.*
G 06 F 1/04

職別配号 301 C 庁内整理番号 7459—5B

@公開 平成2年(1990)10月26日

審査脐求 未請求 蹟求項の数 1 (全3頁)

❷発明の名称 クロック制御回路

②符 顧 平1-84190

❷出 顋 平1(1989)4月3日

東京都江東区電戸6丁目3[番[号 セイコー電子工業株式 会社内

沙発明者 福 峰 俊 隆

東京都江東区電戸6丁目31番1号 セイコー電子工業株式 会社内

仍死明者 波辺 洋幸

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

①免明者 集田 孝 —

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式 会社内

之位。 英文學工文文學 6 丁目3 1 号 1 号

②出 期 人 セイコー電子工業株式会社

②代理 人 弁理士 林 敬之助

明期

1. 免明の名称

クロック軒仰回路

2. 特許前求の範囲

コンピュータ後度のクロック制列回路において、CPUがパスを解放した後、コンピューク 位置の内部状態を促得しつつンステムクロックを伸止させるストップモードに移行する手段を有する事を特徴とした、クロック斜回回路。

3. 免例の詳細な説明

【産業上の利用分野】

本 常明 は、コンピューダ 装電のシステムクロック 制度製造に関するものである。

(発明の鉄髪)

本発明は、何受徴就を抑えらため適常CPUのクロックを止めてSTOPモードに入る時に、STOPモードになるCPU以外のパスマスタがパスを傾付できるように、パスを解放してからST

OPモードに入る理能を聞えた。クロック的問題 耳である。

(従来の技術)

を来、コンピューク袋はは低層を魅力にするため STOPモードを用いていた。 STOPモード とは、CPUがホールドの介を実行するとコンピュータ 両面のクロックを完全に停止しつつ。 システムの保持を行なう、ストップモードの解析を開かることができない。 STOPモード面間の状態に関ることができる。 例えば(性) 東芝「8ピッドマイクロコンプック」(1986年4月) MPU Z S O - 2 6 4 P。

[発明が解決しようとする部庭]

従来、この他の安全はホールトの令を襲行して STOPモードにお行するとCPUがバスマスタ となってしまうため、CPUがSTOPモード中 は他の周辺ダバイスがバスマスタになることがで きないという間泊点があった。

-115-

特別平2-2G3220 (3)

は、本発明のクロック制物回路を用いたコンピュ ータ原度を示すプロック図である。

1 · · · R 5 フリップフロップ 2 · · · D フリップフロップ

4

4 • • • カランタ

.


7・・・インバーク


B・・・インバータ

10 水品

171 下

出租人 セイコー電子工業株式会社代団人 夕田士 せ む 之 助





第1回のクローク別如回路におけるタイミンクート、ート辺 第 2 図

